**Rapport architecture embarquée**

*Buot Adrien - Coville Benoit - Guicharnaud Léo*

Ce cours a été découpé en 3 TP + un projet : ces TP nous ont permis de prendre en main les 3 aspects du software/hardware co-design C++-VHDL. Donc de la programmation qui fait appel à un microcontrôleur ou microprocesseur (dans notre cas un microcontrôleur) qui est interfacé avec un hardware accelerator VHDL.

Ce type de programmation se découpe en 3 grandes parties :


* l’acquisition de l'environnement de programmation
* la programmation du code VHDL
* la programmation du driver qui va envoyer et recevoir les informations de l’hardware accelerator.

Le TP1 nous a permis de prendre en main ce premier aspect de ce type de programmation. Le TP2 nous à permis de prendre en main la programmation du driver, et le TP3 la programmation du code VHDL. Le projet quant à lui nous a permis de mettre à l'épreuve nos nouvelles compétences en appliquant ces 3 domaines de développement.

Lab 1 : Hardware design

Ce TP était le premier tp dans cette matière : le but de ce TP était de prendre en main l’acquisition de l'environnement de travail via le logiciel VIVADO. Ce logiciel nous à permis de créer, compléter et implémenter un design hardware pour la carte ZedBoard Zynq.

Avec ce logiciel, nous avons sélectionné, placé et créé les liaisons entre les différents composants de notre design.



Avec ce logiciel, nous avons eu la possibilité de programmer les adresses master, slave et taille d’adresse pour notre DMA.

Une fois que ce design a été fini, nous l’avons exporté sous forme de bitstream. Ce bitstream peut être exécuté par le linux embarqué sur la carte SD fournie. Ce bitstream permet au linux d’avoir accès aux composants de la ZedBoard.


Quand nous avons booté, la carte nous a demandé un identifiant ainsi qu’un mot de passe. Nous avons saisi “root” pour les deux, et nous avons eu accès à un shell linux. Nous nous sommes déplacés dans l’explorateur de fichier avec les commandes « ls » , « cd »… et nous avons exécuté le programme hello\_word avec la commande « ./hello\_word ». L'exécution de ce programme nous permet de savoir si les configurations faites sur vivado sont correctes.

Lab 2 : Software design


Ce TP nous a permis de prendre en main la programmation du driver qui va envoyer et recevoir les informations de l’hardware accelerator.

Pour cela, le bitstream nous a été fourni ainsi que ses entrées et sorties. Nous avons donc écrit un fichier DMA.cpp (en langage C++) capable d’envoyer, de réceptionner et d’afficher le résultat de l’opération effectuée par l’hardware accelerator. Nous avons dû cross-compiler le fichier afin qu’il puisse être interprété par le linux embarqué sur la carte SD fournie : la fonction de cross compilation que nous avons utilisé était : `arm-linux-gnueabi-g++-8 DMA.cpp -o prog`.

Une fois le code cross-compilé et ajouté sur la bonne partition de la carte, nous avons pu le tester et nous avons remarqué que,nous envoyons « hello », et  nous recevons « rovvy ».




Après analyse de la trame envoyée, nous avons observé qu’en faisant varier le deuxième bit de la trame, le programme fonctionne toujours, cependant, le message reçu change : en remplaçant 10 par 2, le message reçu n’est plus « rovvy » mais « jgnnq ».



On en déduit donc que l’hardware accelerator fais chiffrement par un code de césar. Le code César est un chiffrement basé sur un décalage de l'alphabet (déplacement des lettres plus loin dans l'alphabet), il s'agit d'une substitution monoalphabétique, c'est-à-dire qu'une même lettre n'est remplacée que par une seule autre (toujours identique pour un même message).

Voilà une capture d’écran du code que nous avons utilisé pour le fichier DMA.cpp



Lab 3: Hardware / Software Co-Design (Accelerator)


Ce TP nous a permis de prendre en main la programmation du code VHDL. Ainsi que le Co-design hardware et software



Pour cela nous avons utilisé les logiciels VIVADO HLS et VIVADO. Nous devions coder en C++ le code de l'hardware accelerator sur VIVADO HLS. Ensuite nous devions appuyer sur le bouton qui synthétise le code pour le transformer en code VHDL utilisable par la ZedBoard, puis cliquer sur le bouton pour l’exporter sous un format qui sera ensuite utilisable par le logiciel VIVADO.

Ensuite sur le logiciel VIVADO, nous avons ajouté un composant HARDWARE ACCELERATOR qui est capable d’intégrer au design le code VHLD précédemment exporté du logiciel VIVADO HLS. Comme dans le TP1, nous avons ensuite exporté le bitstream qui s'interface avec le nouveau fichier DMA.cpp que nous avons écrit.

Nous avons éprouvé des difficultés pour cette partie. Car lors des tests, nous n'arrivions pas à booter le bon fpga.bit. Après de nombreux tests, nous avons remarqué que la corbeille de la carte (le dossier trash) contenait un fichier fpga.bit et que c’était celui-là qui bootait, nous ne bootions donc pas sur un fichier FPGA.bit qui embarquait notre hardware accelerator. En le supprimant, nous avons réussi à résoudre nos problèmes.

Une fois ce problème résolu, nous avons en effet observé que notre code utilisant le hardware accelerator nous donnait bien un décalage d’un octet (comme indiqué précédemment dans le sujet).



Voilà une capture d’écran du code que nous avons utilisé pour le fichier DMA.cpp

PROJET


Pour ce projet, nous avons décidé de faire un hardware accelerator d’image processing. Il prend en entrée 2 images et renvoie en sortie une seule image qui est le mélange des deux entrées.

Pour se faire, nous avons décidé d’envoyer “simultanément” les pixels des images, c’est à dire que nous envoyons le pixel 1 de l’image 1, puis le pixel 1 de l’image 2, ensuite le pixel 2 de l’image 1 et le pixel 2 de l’image 2… Cette méthode nous permet de calculer la valeur moyenne de chaque pixel et d’utiliser au mieux le hardware. En effet, la lecture de data en entrée se fait en séquentiel, une fois l’entrée lue, on ne peut plus y avoir accès, il est donc préférable de calculer les pixels 1 à 1.


Au début du programme, nous récupérons la valeur d’entrée afin qu’elle ne soit pas perdue au fil de nos calculs.




Nous faisons la moyenne de 2 pixels, le calcul est donc simple : ,mais il faut aussi prendre en compte que nous recevons des données sur 32bits soit 4 octets, chaque pixel étant composé d’un seul octet, nous en recevons donc 4 à la fois, et il faut procéder à un masque, ainsi qu’un décalage, pour obtenir des pixels sur 8bits (ci-dessous, le code utilisé pour y arriver)




Ensuite, nous faisons le calcul de nos pixels de sortie.




Nous recevons 4 pixels, et ne pouvons en envoyer que 2 au lieu de 4, c’est pourquoi, nous stockons la valeur des deux premiers pixels, et au tour de boucle suivant, nous recevons 2 pixels de plus, nous pouvons alors tout envoyer. Nous faisons bien entendu des décalages afin de positionner chaque octet correctement.




Ainsi, avec ce programme accelerator, nous pouvons fusionner deux images en une seule, comme le montre l’image ci-dessous




Et nous obtenons en résultat :




Nous avons ensuite modifié les images d’entrées pour que l’image de sortie soit moins régulière et nous obtenons comme résultat :





Voilà une capture d’écran du design hardware que nous avons utilisé



Voilà une capture d’écran du git que nous avons utilisé pendant et labs et le projet : on peut voir que nous avons éprouvé des difficultées pour générer un fichier fpga.bit correct. Cela est due au fait que nous lisions les données du ficher d’entrée 2 par deux. Etant donnée que le tableau d’entrée est de type FIFO, nous avons longtemps eu des problèmes lors des test avent de comprendre d’où venait l’erreur.





Pour tester la compatibilité et le bon fonctionnement de l’interaction entre l’accélérateur et le reste du design, nous avons écrit un fichier test découpé en 2 programmes : un main qui simule l’environnement général et un sous-programme appelé ‘accelerator’ qui simule l’accélérateur. Voilà une capture d’écran de ce fichier de test : 

**Ressources Informatiques**

Lien vers le git de notre groupe : [https://github.com/Bubu781/ArchitectureEmarquee](https://github.com/Bubu781/ArchitectureEmarquee?fbclid=IwAR0yNnwJUWV5v6bNZvL_63o4qxcuBLVRjgNQTl3jM_pDXBX72CoJAGYrg1A)

Informations sur le code de césar : <https://www.dcode.fr/chiffre-cesar>

Ressources pour comprendre le problème de pile de l’entrée [https://forums.xilinx.com/t5/High-Level-Synthesis-HLS/Improper-streaming-accesses-error-with-AXI-DMA-stream/td-p/956147](https://forums.xilinx.com/t5/High-Level-Synthesis-HLS/Improper-streaming-accesses-error-with-AXI-DMA-stream/td-p/956147?fbclid=IwAR1BD7_ENvqf6W1SMBHCiHNXtqZ5yZ5tPtrya_q-tnHqaVaq7Nz1oHzrQek)